Perancangan Algoritma Rsa Crt Menggunakan Vhdl

Pada penelitian ini dilakukan perancangan perangkat keras algoritma RSA CRT yang diimplementasikan pada Field Programmable Gate Array (FPGA). Pada perancangannya diutamakan operasi perhitungan paralel sehingga mencapai speed optimum. Spesifikasi algoritma yang digunakan dalam perancangan adalah spesifikasi Algoritma RSA CRT yang telah diimplementasikan pada perangkat lunak, diantaranya masukan dan keluaran blok data adalah 128 bit dengan lebar kunci 128 bit. Perancangan dilakukan dengan menggunakan Very High Speed Integrated Circuit (VHSIC) High Description Language (VHDL). Simulasi dilakukan menggunakan ModelSim 10.1d dan diimplementasi pada Development Board DE2 Altera Cyclone II Tipe EP2C35F672C7.