
BAB IV
PENGUKURAN DAN ANALISA

Tujuan dari pengukuran analisa ini adalah untuk menguji hasil perancangan dari rangkaian *scrambler* dan *descrambler*. Hasil dari pengukuran tersebut kemudian di analisa dan di bandingkan hasilnya dengan teori yang ada.


4.1 Pre-amp

Dalam analisa kestabilan penguatan dari *pre-amp* mic yang sudah direalisasikan maka dilakukan pengukuran agar dapat dianalisa fungsi kerja dari rangkaian yang telah dirancang dengan penguatan Vmin 1X dan Vmaks 4X pada pengirim dan Vmin 1X Vmax 20X pada penerima.




Gambar 4.1 *Set up* Pengukuran Pre-Amp

Pengukuran ini bertujuan untuk melihat hasil keluaran dari rangkaian P*re-Amp,* yang dirancang dalam BAB III.



Gambar 4.2 Pengukuran *Pre-amp* Disisi Pengirim


Dapat dilihat dari tampilan data pengukuran *pre-amp* mic pada gambar 4.2 merupakan hasil penguatan maksimum 10X, dimana chanel satu menampilkan sinyal masukan sebesar 504 mV dan chanel dua menampilkan penguatan 5,44V pada penguatan maksimum ini terjadi impedansi komponen yang mengakibatkan penguatan maksium mengalami redaman 4,5%. Analisa pengukuran pada rangkaian pre-amp ini bertujuan untuk mendapatkan penguatan tegangan yang dikeluarkan oleh mic.



Gambar 4.3 Sinyal Keluaran Pre-Amp Minimum

Padagambar 4.3 merupakan hasil penguatan minimum 1X, dimana chanel satu menampilkan sinyal masukan sebesar 512mV dan chanel dua menampilkan penguatan 512mV. Dari hasil kedua pengukuran ini dapat dilihat terjadi penguatan. *Amplitude* yang baik dimana bentuk keluaran dari pre-amp mic tidak mengalami kerusakan.

Di sisi penerima dipasang pre-amp sebagai penguat yang dapat di ubah sampai 10X penguatan.




Gambar 4.4 Pre-Amp Disisi Penerima

4.2 Analog Digital Converter

Tujuan pengukuran ADC ini adalah untuk menganalisa nilai analog yang dikonversi menjadi nilai biner yang memiliki sumbu polaritas. Yang akan diteruskan kebagian *multiplexer* untuk dijadikan menjadi satu saluran.

Untuk melihat kestabilan dan nilai kebenaran dari ADC yang sudah direalisasikan maka dibuat seting pengukuran seperti terlihat pada gambar 4.1 dibawah ini.



Gambar 4.5 *Set up* Pengukuran ADC 8 BIT

Karena resolusi dari ADC 0804 adalah 8 bit, input analog dibagi ke 2^8 atau 256 rentang diskrit. Dengan 5 volt tegangan referensi input, tiap rentang Merepresentasikan 5/256=0.01953 volt. Dan kode digital output 00000000 (0H) berhubungan dengan tegangan 0 volt dan 11111111 (FFH) merepresentasikan 5 volt.


Tabel 4.1 Pengukuran ADC 8 BIT

Vin (volt)	Biner							
	D7	D6	D5	D4	D3	D2	D1	D0
0	0	0	0	0	0	0	0	0
0.019	0	0	0	0	0	0	0	1
0.038	0	0	0	0	0	0	1	0
0.059	0	0	0	0	0	0	1	1
0.081	0	0	0	0	0	1	0	0
0.12	0	0	0	0	0	1	0	1
0.131	0	0	0	0	0	1	1	0
0.15	0	0	0	0	0	1	1	1
0.169	0	0	0	0	1	0	0	0
0.189	0	0	0	0	1	0	0	1
0.208	0	0	0	0	1	0	1	0
0.228	0	0	0	0	1	0	1	1
0.247	0	0	0	0	1	1	0	0

0.266	0	0	0	0	1	1	0	1
0.286	0	0	0	0	1	1	1	0
0.305	0	0	0	0	1	1	1	1
0.325	0	0	0	1	0	0	0	0
0.344	0	0	0	1	0	0	0	1
0.364	0	0	0	1	0	0	1	0
0.383	0	0	0	1	0	0	1	1
0.403	0	0	0	1	0	1	0	0
0.422	0	0	0	1	0	1	0	1
0.442	0	0	0	1	0	1	1	0
0.461	0	0	0	1	0	1	1	1
0.481	0	0	0	1	1	0	0	0
0.504	0	0	0	1	1	0	0	1
1.01	0	0	1	1	0	1	0	1
1.51	0	1	0	0	0	1	1	1
2.002	0	1	1	0	0	0	1	0
2.51	1	0	0	0	1	1	0	1
3.006	1	0	0	1	0	1	1	1
3.503	1	0	1	1	0	0	1	0
4.009	1	1	0	1	0	1	0	1
4.502	1	1	1	1	0	0	0	0
4.851	1	1	1	1	1	1	1	1

4.3 Clock dan Pembagi Frekuensi



Untuk pengujian pembagi frekuensi dibutuhkan rangkain *clock*, yang berfungsi sebagai pemicu untuk menjalankan rangkaian pembagi frekuensi tersebut. Rangkaian pembagi frekuensi juga berfungsi untuk pemicu pada generator acak dan menjadi input selector pada rangkaian *multiplexer* dan *demultiplexer*. Nilai frekuensi clock yang dihasilkan sebesar 1200Hz kemudian frekuensi ini dicacah menjadi 4 stage.





Gambar 4.6 *Set up* Pengukuran Clock dan Pembagi Frekuensi


Pengukuran pada blok clock pembagi frekuensi ini dilakukan dengan cara memberikan VCC 5 volt kemudian dihubungkan dengan osiloskop untuk melihat tampilan pengukuran.




Tabel 4.2 Pengukuran Clock Pembagi Frekuensi di Pengirim

No	Waktu (menit)	frekuensi	Hasil pengukuran
1	0-10	600 Hz	
2	0-10	300 Hz	

3	0-10	150 Hz	
4	0-10	75 Hz	


Tabel 4.3 Pengukuran Clock dan Pembagi Frekuensi di Sisi Penerima

No	Waktu (menit)	Frekuensi	Hasil pengukuran
1	0-10	600 Hz	

2	0-10	300 Hz	
3	0-10	150 Hz	
4	0-10	75 Hz	


4.4 Generator Acak

Sinyal dari pembagi frekuensi ke-1 sebesar 600 Hz menjadi pembangkit dari generator acak dengan tujuan untuk sinyal pembangkit dan penyeberan data dalam suatu *scrambler* dan *descrambler*. Adapun *setup* pengukuran dari rangkaian ini adalah sebagai berikut.




Gambar 4.7 *Set up* Generator Acak

Pengukuran di tahap generator acak ini memberikan input dari pembagi frekuensi sebagai pemicu untuk membangkitkan sinyal acak ke generator acak dan kemudian ditampilkan diosiloskop untuk dianalisa. Sesuai dengan setup pengukuran rangkaian diatas maka hasil pengukurannya seperti gambar dibawah ini.



Gambar 4.8 Pengukuran Generator Acak dipengirim



Gambar 4.9 Generator Acak dipenerima

Generator acak di sisi pengirim dibuat sama dengan generator acak di sisi penerima, hal ini merupakan syarat dapat diterjemahkan sinyal dari sisi pengirim di sisi penerima.

Analisa generator acak ini dipicu oleh clock generator acak itu sendiri artinya output clock merupakan inputan generator acak dimana generator acak tersebut sebagai data yang akan dipancarkan dengan besar frekuensi 300 Hz karena pada frekuensi ini berada diantara frekuensi yang dibutuhkan yaitu letaknya diantara 0-600Hz.

Frekuensi clock untuk membangkitkan generator acak sebesar 600 Hz, maka untuk kecepatan data dari generator acak sebesar:

Clock rate = 2 x Frekuensi

= 2 x 600

= 1200 Bps

Jadi kecepatan data = ———— ——


4.5 Multiplexer

Kendali pada *multiplexer* akan memilih saklar yang akan dihubungkan. Saluran kendali sebanyak 3 (S1,S2,S3) dapat menyeleksi 2^3 saluran masukan atau 8 masukan. Dalam perancangan *multiplexer* pada *scrambler* ini semua saluran kendali dihubungkan ke pembagi frekuensi clock ke-2 samapai dengan clock ke-4 dan enable digroundkan karena telah terdapat rangkaian gerbang NOT pada bagian kendali, maka didapat nilai kebenaran E ,S2,S1 dan S0 seperti pada Table 4.4 sehingga sesuai dengan penjumlahan rumus apabila diberi masukan dari ADC (LSB-MSB) didapat nilai kebenarannya:

Tabel 4.4 Nilai Kebenaran *Multiplexer*


Ė	S2	S1	S0	I0	I1	I2	I3	I4	I5	I6	I7	Ż	Z
0	0	0	0	1	X	X	X	X	X	X	X	0	1
0	0	0	1	X	1	X	X	X	X	X	X	0	1
0	0	1	0	X	X	1	X	X	X	X	X	0	1
0	0	1	1	X	X	X	1	X	X	X	X	0	1
0	1	0	0	X	X	X	X	1	X	X	X	0	1
0	1	0	1	X	X	X	X	X	1	X	X	0	1
0	1	1	0	X	X	X	X	X	X	1	X	0	1
0	1	1	1	X	X	X	X	X	X	X	1	0	1

Untuk melihat out-put dari *multiplexer* yang sudah direalisasikan maka dibuat *setting* pengukuran seperti terlihat pada gambar dengan sinyal input suara.



Gambar 4.10 *Set up* Pengukuran *Multiplexer*


Dari hasil pengukuran blok ini dapat diperhatikan bahwa sinyal digital yang dikonversi dari ADC adalah berbentuk polaritas.



Gambar 4.11 Keluaran Multiplexer 8 ke 1


4.6 Adder

Rangkaian adder disini berfungsi untuk menjumlahkan dan menselisihkan sinyal acak yang terdiri dari sinyal yang dihasilkan oleh multiplexer dan generator acak.



Gambar 4.12 Seting Pengukuran Adder

Output dari *multiplexer* ini dihubungkan ke *adder* untuk di jumlahkan dengan generator acak. Pengukuran ini untuk menterjemahkan atau menyelisihkan sinyal random yang dibuat oleh genereator acak.




Gambar 4.13 Pengukuran Keluaran Adder


Chanel satu yang berwarna garis kuning adalah sebagai sinyal input dibagian *pre-amp* kemudian chanel dua yang berwarna biru merupakan keluaran dari sinyal adder. Hasil pengukuran diatas adalah sinyal keluaran *descrambler* yang merupakan gabungan antara generator acak dengan *multiplexer.*

4.7 Demultiplexer

Dalam pengujian blok rangkaian *demultiplexer* ini dibutuhkan 3 masukan dari pembagi frekuensi sebagai selector dan 1 masukan dari keluaran *adder.*




Gambar 4.14 Demultiplexer 1 ke 8



Gambar 4.14 *Set up* Pengukuran *Demultiplexer*


Hasil dari pengukuran rangkaian ini menunjukan ada kesamaan yang ada pada data sheet IC yang digunakan. *Output demultiplexer* adalah sebagai berikut:



Gambar 4.15 Output Demultiplexer

4.8 DAC

Pengujian blok rangkaian DAC memiliki inputan dari keluaran demultiplexer, jadi dengan kata lain masukan dari DAC tersebut berjumlah 8 bit logika biner dengan 256 kemungkinan (2^n). Berikut adalah table pengujian dan pengamatan dari masukan DAC. Setup pengukuran DAC



Gambar 4.16 Pengukuran DAC0808


Tabel 4.5 Pengukuran DAC 0808

No	Keluaran *Demultiplekser*	Teganganreferensi (volt)	Keluarantegangan (volt)
1	0000 0000	5 volt	-5.01
2	0000 0001		-4.952
3	0000 0010		-4.915
4	0000 0011		-4.876
5	0000 0100		-4.834
6	0000 0101		-4.805

7	0000 0110		-4.758
8	0000 0111		-4.719
9	1111 1000		4.722
10	1111 1001		4.762
11	1111 1010		4.808
12	1111 1011		4.838
13	1111 1100		4.889
14	1111 1101		4.929
15	1111 1110		4.965
16	1111 1111		5.003

4.9 BPF

Frekuensi yang diloloskan pada BPF adalah antara frekuensi tinggi (f_H) dan frekuensi rendah (f_L). Untuk lebih jelasnya dapat dilihat dari table pegujian blok rangkaian band pass filter berikut. Pengukuran BPF ini untuk mengetahui titik frekuensi terendah dan frekuensi tinggi dalam rangkaian yang dibuat di bab III.



Gambar 4.16 *Set up* Pengukuran BPF

Tabel 4.6 Tabel pengukuran BPF

Vin	Fin (Hz)	Vo (mV)	Av=20 log VoVin (dB)
1 v	100	55	40
	200	75	44.8
	300	112	47.6
	400	120	49.5
	500	122	50.6
	600	135	52.04
	700	170	52.4
	800	189	52.8
	900	193	53.25
	1000	193	53.6
	1100	193	53.62
	1200	193	53.62
	1300	193	53.62
	1400	193	53.62
	1500	193	53.62
	2000	180	53.62
	3000	90	53.62
	3500	75	53.25

Bila dilihat dari tabel, maka diketahui bahwa BPF yang dirancang, setelah dilakukan pengujian blok rangkaian dapat memotong frekeuensi tinggi dan frekeunsi

rendah tertentu. Walaupun pada kenyataannya masih ada frekuansi tinggi yang diloloskan dari output BPF ini, namun angka tersebeut masih dapat ditolerir. Karena bila menurut hasil pengamatan, frekuensi tinggi yang masih diloloskan kurang dari 3KHz, sedangkan frekuensi yang berada diatas nilai tersebut keluarannya sudah mendekati nilai nol.