BAB IV


ANALISA

4.1 Pengukuran Kestabilan Osilator

Pengukuran kestabilan osilator bertujuan untuk menganalisa kestabilan alat yang telah dibuat, karena dalam proses demodulasi dibutuhkan osilator yang mempunyai kestabilan yang cukup tinggi. Dalam pengukuran ini dihitung simpangan frekuensinya.


4.1.1 Setting Pengukuran

Untuk melihat kestabilan dari osilator yang sudah direalisasikan maka dibuat setting pengukuran seperti terlihat pada gambar 4.1



Gambar 4.1 Setting Kestabilan Osilator

1.1.2 Sinyal Keluaran Dari Osilator



Gambar 4.2 Gambar Sinyal Keluaran Osilator

Dilihat dari gambar sinyal pada osiloskop tidak ada kecacatan yang signifikan, maka dapat dinyatakan bahwa sinyal ini mempunyai kesatabilan yang baik.

4.1.3 Kestabilan Osilator

Tabel 4.1 Kestabilan Osilator

No	T (menit)	Frekuensi (MHz)
1	Menit ke 1	1.00938
2	Menit ke 2	1.01003
3	Menit ke 3	1.00985
4	Menit ke 4	1.00993
5	Menit ke 5	1.00982
6	Menit ke 6	1.00960
7	Menit ke 7	1.00963
8	Menit ke 8	1.00967
9	Menit ke9	1.00968
10	Menit ke 10	1.00959
11	Menit ke 11	1.00945
12	Menit ke 12	1.00969
13	Menit ke 13	1.00985
14	Menit ke 14	1.00992
15	Menit ke 15	1.01016

16	Menit ke 16	1.01012
17	Menit ke 17	1.01017
18	Menit ke 18	1.01021
19	Menit ke 19	1.01030
20	Menit ke 20	1.01047

4.1.4 Analisis Pengukuran

a. Analisis simpangan rata rata frekuensi osilator

Rata-rata nilai frekuensi osilator

$$= \frac{_1 + _2 + \cdots + }{\Sigma} \qquad = \frac{\Sigma}{\Sigma} \tag{4.1}$$

$$= \frac{20.19752}{20} = 1.009876$$

b. Simpangan frekuensi rata-rata

Persamaan simpangan frekuensi rata-rata dapat dihitung seperti persamaan dibawah ini :

$$= \frac{_1 + \ _2 + \ _3 + \cdots + }{\Sigma} \tag{4.2}$$

Tabel 4.2 Simpangan Frekuensi Rata-rata

No	T (menit)	Frekuensi (MHz)	= –
1	Menit ke 1	1.00938	-0.000496
2	Menit ke 2	1.01003	0.000154
3	Menit ke 3	1.00985	0.00109
4	Menit ke 4	1.00993	0.000054
5	Menit ke 5	1.00982	-0.000056
6	Menit ke 6	1.00960	-0.000276
7	Menit ke 7	1.00963	-0.000246
8	Menit ke 8	1.00967	-0.000206
9	Menit ke9	1.00968	-0.000196
10	Menit ke 10	1.00959	-0.000286
11	Menit ke 11	1.00945	-0.000426
12	Menit ke 12	1.00969	-0.000186
13	Menit ke 13	1.00985	-0.000026
14	Menit ke 14	1.00992	0.000044
15	Menit ke 15	1.01016	0.000284
16	Menit ke 16	1.01012	0.000244
17	Menit ke 17	1.01017	0.000294
18	Menit ke 18	1.01021	0.000334
19	Menit ke 19	1.01030	0.000424
20	Menit ke 20	1.01047	0.000594
jumlah		∑ ¨ 20.19752	∑ ^{2} =0.001116

c. $= \frac{\overline{\Sigma}}{\Sigma} = \frac{\overline{{}^{2}_{1}+ {}^{2}_{2}+\cdots+ {}^{2}_{20}}}{n-1}$ (4.3)

$= \frac{0.001116}{20} = 0.0000558$

d. Probabilitas error :

$= 0{,}6745 \text{ x } D$ (4.4)

$= 0{,}6745 \text{ x } 0{,}001116$

$= 0{,}000753$

e. % $= \frac{}{} 100\ \%$ (4.5)


$= \frac{0.0000558}{0{,}001116} \text{x } 100\ \%$

$= 5\ \%$

4.2 Pengukuran Filter

Tujuan pengukuran LPF ini adalah untuk menghilangkan sisa-sisa frekuensi pembawa yang masih ada pada keluaran balanced modulator 1 dan balanced modulator 2 sehingga hanya frekuensi tertentu saja yang diloloskan (data saja yang loloskan).

4.2.1 Setting Pengukuran Filter



Gambar 4.3 Pengukuran Filter


4.2.2 Tabel Filter

Tabel 4.3 Filter

No	Frekuensi input	Vin	Vout	V(dB) = 20 log $\frac{0}{}$
1	5 KHz	1 Volt	11 Volt	20,827875
2	8 KHz		10 Volt	20
3	10 KHz		6,5 Volt	16,25827
4	15 KHz		0,58 Volt	-4,73144
5	20 KHz		0,48 Volt	-6,37518
6	30 KHz		0,40 Volt	-7,9588
7	40 KHz		0,38 Volt	-8,40433
8	50 KHz		0,32 Volt	-9,897
9	60 KHz		0,26 Volt	-11,70053
10	70 KHz		0,22 Volt	-13,15155
11	80 KHz		0,20 Volt	-13,9794
12	90 KHz		0,16 Volt	-15,9176
13	100 KHz		0,12 Volt	-18,41638

Setelah dilihat dari tabel pengukuran yang telah dilakukan, terlihat bahwa ada penurunan tegangan yang cukup signifikan pada frekuensi 15 KHz, hal ini menunjukan terjadinya cut off. Atau dilihat dari penguatan yang terjadi pada rangkaian filter ini cukup jelas yang tadinya penguatan positif menjadi negatif (terjadi redaman).

4.2.3 Respon Frekuensi Filter




Gambar 4.4 Respon Frekuensi Filter

4.3 Analisa Sinyal Ouput Pada Rangkaian *Serial To Parallel*


Rangkaian *serial to parallel* digunakan untuk membagi sinyal keluaran yang tadinya hanya satu keluaran menjadi dua keluaran. Untuk membuktikan bahwa rangkaian serial to parallel ini bekerja dengan baik atau tidak, maka dapat dilihat akan ada perbedaan yaitu sinyal akan bergeser sebesar satu pulsa. Hal ini dibuktikan dengan membandingkan sinyal pertama dan kedua

4.3.1 Setting Pengukuran



Gambar 4.5 Setting Pengukuran

4.3.2 Sinyal Keluaran Dari Serial To Parallel




Gambar 4.6 Output Serial To Parallel

Sinyal keluaran pada serial to parallel pada Gambar 4.11 Output Serial To Parallel frekuensi yang ada harus sama yaitu 1MHz karena yang dibagi adalah kecepatan datanya. Yaitu dari 64 Kbps dibagi menjadi 2 dimana masing-masing kanal Q dan I mempunyai kecepatan data 32 Kbps. Pemisahan data dari sinyal pembawanya

terjadi pada balanced modulator 1 dan 2 sehingga nilai frekuensinya akan terlihat sebesar 32 KHz.


4.4 Analisa Sinyal Pada Rangkaian Penggeser Fasa

4.4.1 Setting Pengukuran



Gambar 4.7 Setting Pengukuran Penggeser Fasa

Pada rangkaian penggeser fasa yang digeser adalah fasanya sebesar 90^0, dilihat pada keluaran penggeser fasa maka bisa dibuktikan bahwa rangkaian ini bekerja. Adapun hasil pengukuran penggeser fasa 900 osilator penerima ditunjukkan sebagai berikut :




Gambar 4.8 Sinyal Keluaran Pada Penggeser Fasa Osilator Rx

4.5 Analisa Sinyal Pada Balanced Modulator

Pengukuran pada balanced modulator bertujuan untuk membuktikan bahwa rangkaian ini bekerja dan sesuai dengan fungsinya untuk memisahkan frekuensi pembawa dengan datanya.


4.5.1. Setting Pengukuran




Gambar 4.9 Setting pengukuran Balanced Modulator

4.5.2. Sinyal Keluaran Dari Balanced Modulator

Di bawah ini merupakan output dari balanced modulator sebelum dan setelah digeser fasanya sebesar 90^0.



Gambar 4.10 Gambar Output Balanced 0^0 I Terhadap Data Yang Dikirim Setelah Di Filter




Gambar 4.11 Gambar Output Balanced 90^0 (II) Terhadap Data Yang Dikirim Setelah Di Filter

Rangkaian balanced modulator di bagian penerima digunakan untuk mendemodulasi sinyal QPSK yang datang, dimana dalam perancangan pada demodulator QPSK ini menggunakan IC MC 1496 yang memiliki keunikan yaitu ketika rangkaian ini diberi masukan carrier dan sinyal data maka rangkaian ini akan mencampurkan data dan carriernya. Sekaligus dapat digunakan untuk mendemodulasi sinyal jik IC MC1496 ini ditempatkan di bagian penerima Sedangkan jika diberi masukan sinyal termodulasi dan sinyal carrier maka rangkaian ini akan menghasilkan keluaran berupa data tetapi masih mengandung sedikit frekuensi tinggi maka keluaran pada balance modulator ditambahkan filter agar meredam frekuensi tinggi dan menghilangkan derau yang ada.

4.6 Pengukuran Rangkaian penjumlah


Pengukuran ini bertujuan untuk mengetahui keluaran dari rangkaian penjumlah antara kanal Q dan kanal I.

4.6.1 Setting Pengukuran



Gambar 4.12 Setting Pengukuran Rangkaian Penjumlah

4.6.2 Sinyal Keluaran Dari Rangkaian Keseluruhan



Gambar 4.13 Sinyal Output Demodulator

Chanel 1 : Keluaran Demodulator

Chanel 2 : Data Yang Dikirim Dari Modulator

Setelah kanal Q dan kanal I masuk pada rangkaian penjumlah, maka output dari demodulator akan sama dengan data masukan pada input modulator, yaitu data PRG (*Pseudo Random Generator*). Pada tampilan osiloskop kanal 1 adalah merupakan output dari rangkaian penjumlah dan kanal 2 merupakan data masukan PRG dari modulator.

Perhitungan Probabilitas Error (BER)

Probabilitas error bit (( ). Ditentukan berdasarkan persamaan :

( ) = 10 log (4.6)

= ( ) – ( ) (4.7)

(i) ( ) = 10 log —— ( )

= , . ( )
,

= −128,925

(ii) Carrier Power (C)

- Level sinyal output carrier : ± 1 1
- Beban (diambil dari osiloskop) = 1 MΩ

Maka daya carrier

= — = —— = 10 (4.8)

( ) = 10 log ——
,

= 10 log ——
,

$= -30$

Maka probabilitas error bit

$$(\quad) = (\quad) - (\quad) \tag{4.9}$$

$= -30 \quad - (-128{,}925 \quad)$

$= 98{,}925\text{dB}$

Energi per bit tergadap noise power dapat ditentukan dari persamaan :

$$\frac{}{0}(\quad) = 10\log - + 10\log \tag{4.10}$$

$$= 10\log\frac{}{(\ , \ . \quad)} + 10\log\frac{32}{64}$$

$= 95{,}925$

$$\text{(BER) } P(e) = \frac{1}{2} \quad (\ ) \tag{4.11}$$

$$\text{Dimana} \quad = \quad - \quad \overline{\quad} \quad (\quad) \tag{4.12}$$

M=64 kbps

Π=3,14

Maka : $= \quad \frac{'}{}$

$= \sin 0{,}0490625 \quad \overline{64} \quad \overline{95{,}925}$

$= \sin 0{,}0490625 x 1{,}451623219 x\, 9{,}7941$

$= 0{,}010956$

Maka :

(BER) $P(e) = \frac{1}{2}$ ( )

(BER) $P(e) = \frac{1}{2^{64}}$ $(0{,}010956)$

$= \frac{}{} 0{,}8$

$= \frac{'}{}$

$= \frac{'}{'} = 0{,}332$

Setelah dihitung BERnya, maka dapat disimpulkan bahwa alat yang telah direalisasikan dapat bekerja dengan baik. Tetapi memiliki error yang diakibatkan dari frekuensi yang cukup tinggi, sehingga berpengaruh terhadap keluaran pada demodulator yang memiliki BER sebesar 0,332.